个人主页

顺便提一嘴，用在导弹上的关键芯片，CPU不是关键，而是一些运算加速芯片，应该是专用的ASIC，你可以理解成类似gpu的东西，但是比gpu更专用，功能更单一，是为特定的运算做加速用的

如果是用在超高音速导弹上，那肯定不是用现在spacex的配置。如果是沿用现在的配置，还要研发啥？他们还没做出来呢。重点不在这，重点是，以后的趋势是导弹大部分能回收，每次发射的成本比你之前说的要低，这才是重点。这个点，和用什么制程的芯片无关，你讨论错topic了

刚想到另外一个更接近的比喻。一个普通人，你给他高刷的显示器，他打游戏不可能更厉害。如果是高手之前对决，高刷，和低刷显示屏就可以决定胜负。高刷就意味着延迟少，看得更清

工艺好，不等于用的人会用，除了芯片设计经验意外，还要看基于硬件上的开发的算法。打个比喻，给你一台普通电脑，没有人能用它来运行天气预报的模拟程序，因为等你模拟出来了，实效性都过了。反过来，给你一台超级电脑，就凭你，你也预报不了天气，因为你压根不懂怎么用

我拿AI生成的答案给你是因为你之前也是用AI生成的信息回我。你别搞笑了，超音速导弹的研发文章哪可能会给你我这等普通人看到？你提的以色列例子很好。我在英国的实验室做芯片研发的时候（很久之前，还是美国还没制裁华为的时候），我们有个以色列籍的博士生，有些项目的研发（非军工）还不能让他碰，连电脑屏幕都不能给他看

现在不用看你推荐的书了，用AI学习效率快很多，有什么疑问立即能解释到透给你看。再说，悬挂好不好，去试驾就知道，哪用你那些知识，你以为要修车啊

怎么不可以分离。创投圈有个笑话，CEO对投资人吹的牛，CTO要含泪帮CEO擦屁股。CEO和CTO都可以分离了，CTO和CMO脱节不是很正常的事情

除了运输芯片，还有mems传感器也需要高阶工艺来做才能提高精度。不要说军工了，就是民用的采矿业，或者民航业，图像传感器，陀螺仪，压力传感器的精度，都是做得越小，精度和稳定性越高

btw，马建国已经在研发用spacex的可回收技术来发射导弹。可以预见的是，以后的导弹，不管是谁家的，大方向都是关键部位90%可以回收再利用，只有弹头是耗材

7nm芯片在高空环境中容易受辐射影响，主要问题包括单粒子翻转（SEU）和单粒子破坏（SEL），原因是高晶体管密度和小尺寸使其对高能粒子更敏感。以下是解决方法：

1. 芯片设计优化

冗余设计（TMR）：关键电路中引入三重模块冗余，通过投票机制忽略受影响的模块，提升容错能力。

硬化设计（RHBD）：采用特殊晶体管布局（如双层晶体管），增加抗辐射能力。

纠错码（ECC）：在存储器中使用ECC技术检测并修复因辐射导致的单粒子错误。

动态偏压调整：根据辐射环境动态调节芯片电压，增强对噪声的容忍度。


2. 材料与封装保护

辐射屏蔽：使用钨或铅等高密度材料屏蔽辐射，减少高能粒子对芯片的影响。

SOI技术（Silicon on Insulator）：采用SOI工艺隔离晶体管和硅基体，降低SEU和SEL发生概率。

低能粒子过滤层：在封装中增加专门层过滤低能粒子，减少干扰。


3. 系统级解决方案

容错架构：设计多芯片冗余系统，确保主芯片故障时备份芯片接管任务。

实时监测与错误恢复：通过辐射传感器监控环境，动态调整芯片参数，并定期刷新关键模块清除错误。

算法容错：开发容错算法，在硬件故障时确保任务计算结果仍然准确。


4. 综合策略

导弹和航天器通常结合硬化芯片、冗余系统和屏蔽材料。关键模块采用抗辐射设计，非关键模块使用标准7nm工艺，以平衡成本和性能。

总结：7nm芯片通过设计优化（冗余、纠错、硬化）、物理保护（屏蔽、SOI工艺）和系统级容错架构解决辐射问题。具体方案需根据任务需求在性能、可靠性和成本间权衡。